TRICONEX 09031647921? 英維思輸入輸出模塊

TRICONEX英維思輸入輸出模塊6301 TRICONEX 6603 TRICONEX 8110 TRICONEX 0923-141-6957 TRICONEX 0903-164-7921 TRICONEX 0905-148-6921 TRICONEX 4210 TRICONEX 8609-396-7113755 TRICONEX 2201 TRICONEX 3805E TRICONEX 3708EN TRICONEX 3503EN TRICONEX 8311N

MB86S02視頻圖像傳感器在FPGA的控制下進行視頻圖像信息的采集，在收到PC機的采集命令后MB86S02開始視頻信號的采集FPGA作為系統的核心控制單元不僅負責視頻圖像的采集，而且負責視頻圖像信息的預處理和系統各單元模塊之間的數據交互。針對視頻圖像數據量大的特點，為了保證系統的實時性要求，系統采用大容量的片外SDRAMR對采集到的視頻圖像信息進行緩存，SDRAM控制器由FPGA實現，視頻圖像信息經過SDRAM緩存后首先要由FPGA對其進行濾波處理，以消除圖像信息中的噪聲干擾，本系統中采用中值濾波的方式對采集到的視頻信息進行處理，濾波后的數據通過FPGA內部FIFO進入DSP進行下一步的壓縮處理。DSP上電后首先進行引導程序的自加載，等待FPGA發送請求，在收到FPGA的請求后，DSP建立EDMA通道從FPGA獲取視頻數據，存滿一幀后，開始對視頻圖像進行JPEG壓縮處理，壓縮處理后的視頻圖像信息經過FIFO緩存后，在FPGA的控制下寫入USB接口控制器的數據緩存區，等待PC機的讀數請求，USB接口控制器在收到PC機的讀數請求后將數據寫入PDIUSBD12的端口1，以便PC機下一步讀取數據。

系統的軟件設計根據硬件結構的總體劃分，也可以分為兩大部分來描述。整個系統的運行如圖2所示，FPGA和DSP各自的程序獨立運行，通過中斷信號完成數據的實時交互。FPGA向DSP方向的指令是通過FPGA發送一個EDMA請求，DSP通過響應EDMA請求，建立EDMA通道，開始從FIFO中進行預處理后數據的讀取，DSP向FPGA傳輸數據時，通過向FPGA發送一個中斷信號，讓其從FIFO中把壓縮后的圖像數據讀出來。

整個系統工作流程可以簡單描述如下：系統上電后，首先DSP由flash實現自舉，并運行引導程序，之后轉入EDMA等待狀態，FPGA初始化后等待外部圖像采集命令，收到圖像采集命令后開始進行圖像采集，并對采集到的圖像進行預處理，預處理后的圖像經過FIFO緩沖，在存儲一定量的數據之后，FPGA通過半滿信號向DSP發送EDMA請求，等待DSP響應，DSP一旦收到來自FPGA的EDMA請求，立即建立EDMA通道，從FIFO中讀取數據到L2存儲器，存滿一幀圖像后DSP開始圖像壓縮，等待一幅圖像壓縮完成之后，DSP會向FPGA發送中斷信號，FPGA在收到中斷信號后開始從FIFO中讀取壓縮后的圖像數據。一幀數據讀完后，判斷編碼信號是否有效，如果有效則按同樣的規則對下一幀圖像進行壓縮，如果無效則通知DSP結束。

TRICONEX 3708E

TRICONEX 3625A

TRICONEX 3720

TRICONEX 2290614

TRICONEX 9662-1

TRICONEX 9853-610

TRICONEX FTA-544

TRICONEX FTA-554

TRICONEX 9753-1

TRICONEX 3515

TRICONEX JWA600-24

TRICONEX 9753-1XX

TRICONEX 09031647921

TRICONEX 3009

TRICONEX TM11-5L-88

TRICONEX 3625C1

TRICONEX EPI3382

TRICONEX 2101

TRICONEX 2481

TRICONEX 2000417

TRICONEX 2000418

TRICONEX 7400212-100

TRICONEX EPI3382 7400221

TRICONEX 3721C

TRICONEX IMSS 4701X